# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-032210

(43) Date of publication of application: 03.02.1998

(51)Int.CI.

H01L 21/322 H01L 21/265 H01L 27/12

(21)Application number: 08-185838

(71)Applicant: NEC CORP

(22)Date of filing:

16.07.1996


(72)Inventor: OKONOGI KENSUKE

## (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device having a SIMOX substrate in which contamination with heavy metals and the crystal defect density are reduced, by forming a gettering film on the back side of a semiconductor substrate, holding the substrate to a specified temperature, implanting oxygen ions to the surface of the substrate, and then removing the film and heat—treating the substrate at a temperature not lower than a specified value.

SOLUTION: A gettering film 2 is formed on the back side of a semiconductor substrate 1. Then, the substrate 1 is held at 400–700° C, and after oxygen ions 3 are implanted to the surface of the substrate, the film 2 is removed and the substrate 1 is heat-treated at a temperature not lower than 1300° C. For example, a polycrystal silicon film 2 is deposited on a single crystal silicon substrate 1. After the substrate 1 is held at 400–700° C, oxygen ions 3 are implanted to the surface of the substrate, thus forming an oxygen-implanted layer 4. Then, the polycrystalline silicon film 2 in which heavy metals are absorbed is etched with a KOH solution. Then, the substrate 1 is heat-treated at a temperature not lower



than 1300° C, thus causing the implanted oxygen to react with the silicon of the substrate and to form a buried silicon oxide film 5.

### **LEGAL STATUS**

[Date of request for examination]

16.07.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2856157 [Date of registration] 27.11.1998

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-32210

(43)公開日 平成10年(1998)2月3日

(51) IntCL <sup>6</sup>		微別紀号	庁内整理番号	FΙ			技術表示箇所
HOIL S	21/322			HOll	21/322	P	
	21/265				27/12	E	
	27/12				21/265	J	

### 審査請求 有 請求項の数6 OL (全 5 頁)


(21)出願書号	<b>特願平8-185838</b>	(71) 出顧人	000004237 日本電気株式会社		
(22)出顧日	平成8年(1996)7月16日	(72) 発明者	東京都港区芝五丁目7番1号 小此木 選帖 東京都港区芝五丁目7番1号 日本電気株 式会社内		
		(74)代理人	<b>弁型士 京本 直樹 (外2名)</b>		


# (54)【発明の名称】 半導体装置の製造方法


# (57)【要約】


【課題】SIMOX基板への重金属汚染や結晶欠陥の発生を抑制できない。

【解決手段】単結晶シリコン基板1の裏面に多結晶シリコン版2を形成したのち、碁板1を400~700℃に保持し、酸素イオン3をイオン注入し酸素注入層4を形成する。次に多結晶シリコン腺2を除去したのち、基板1を1300℃以上で熱処理し酸化シリコン射5を形成する。









(2)

# 【特許請求の範囲】

【請求項1】 半導体基板の裏面にゲッタリング用の膜を形成する工程と、膜が形成された前記半導体基板を400~700℃に保持し、基板表面に酸素をイオン注入した後、前記機を除去する工程と、裏面の膜が除去された前記半導体基板を1300℃以上の温度で熱処理する工程とを有することを特徴とする半導体装置の製造方法

【請求項2】 ゲッタリング用の膜は、多結晶シリコン 版、非品質シリコン膜、窓化シリコン膜、酸化シリコン 10 膜の1種又はこれらの膜を積層した多層構造膜である請求項1記載の半導体装置の製造方法。

【請求項3】 半導体基板の裏面にゲッタリング用の膜を形成する工程と、膜が形成された前記半導体基板を400~700℃に保持し、基板表面に酸素をイオン注入する工程と、酸素がイオン注入された前記半導体基板を500~1000℃の温度で無処理した後、基板風面に形成された前記聴を除去する工程と、裏面の膜が除去された前記半導体基板を1300℃以上の温度で無処理する工程とを有することを特徴とする半導体装置の製造方20法。

【討求項4】 ゲッタリング用の膜は、多結晶シリコン 膜、非晶質シリコン膜、窒化シリコン膜、酸化シリコン 膜の1板又はこれらの膜を積膜した多層構造膜である静 求項3記載の半導体装置の製造方法。

【請求項5】 半導体基板の裏面にゲッタリング用の第1の膜を形成する工程と、第1の膜が形成された前記半導体基板を400~700℃に保持し、基板表面に酸素をイオン注入する工程と、酸素がイオン注入された崩記半導体基板を500~1000℃の温度で熱処理した後、基板裏面に形成された前記半導体基板の少なくとも裏面にゲッタリング用の第2の膜を形成する工程と、第2の膜が形成された前記半導体基板を1300℃以上の温度で熱処理した後、前記第2の膜を除去する工程とを有することを特徴とする半導体装置の製造方法。

【請求項6】 ゲッタリング用の第1及び第2の瞭は、 多結晶シリコン膜、非晶質シリコン膜、変化シリコン 膜、酸化シリコン膜の1種又はこれらの膜を積層した多 層構造膜である謂求項5記載の半導体装置の製造方法。 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は半導体装置の製造方法に関し、特にSIMOX基板からの重金属の除去方法に関する。

### [0002]

【従来の技術】半導体装置の高速化に伴い、接続容量や 配線用重等を小さくする為の素子領域の誘電体分離技術 が開発されてきている。SIMOX基板はSOI基板の 一種であり、酸素のイオン注入による埋め込み絶縁層を 50

用いた誘電体分離基板である。以下従来のS1MOX基板の製造方法について、図面を用いて説明する。

【0003】先ず図6(a) に示すように、単結品シリコン基板1の表面から酸素イオン3を注入する。酸素のドーズ量は、通常0.4~1.8×10<sup>1</sup> / cm² 程度である。この時の基板温度は、600℃前後に保持される。イオン注入された基板表面には酸素注入層4が形成される。

【0004】次ぎに、図6(b)に示すように、1300℃以上数時間の高温熱処理をおこなう。この処理により検索と基板のシリコンとが反応し、埋め込み絶縁層として酸化シリコン層5が形成される。

【0005】この様にして製造されたSIMOX基板には、酸素イオン注入時に不注意に重金属が混入する。重金属の混入については、例えば、ワタナベ等(K、Watanabe etal.)により、IEEEインターナショナル(international)SOIカンファレンス プロシーディングス(conference proceedings)(1994)p95に、SIMOX基板制作中に混入される不純物の分析結果が報告されている。更に、SIMOX基板中に形成される、質通転移及び積層欠陥の存在が、ストメノス等

(J. Stoemenos etal.) により、プロシーディングス オブ シックス インターナショナルシンボジューム オン SOJ デクノロジー アンド デバイセス (Proceedings of Sixth internationalsymposium on SOJ technology and devices) (1994) pl8に報告されている。デバイス領域内のこの黄通転移や積層欠陥は、リーク電流の増大等のデバイス特性の劣化を起こす。SIMOX 基板中の勇会属の除去方法については、従来試みられた例は報告されていない。

【0006】通常のシリコン基板の庶金属汚染は、既存の分析装置の検出限界以下であるが、デバイスプロセス中に混入する重金属不純物をゲッタリングする方法として、シリコン基板の表面に窒素やアルゴンをイオン往入したり、裏面に多結晶シリコン膜を形成する方法(特開平1-235242号公報)や、熱処理と多結晶シリコン膜の形成を行う方法(特開平4-53140号公報、特開平4-171827号公報)等が報告されている。【00071

【発明が解決しようとする課題】上述したように、SIMOX基板の重金属汚染や転移及び積層欠陥は、酸化膜耐圧の劣化やリーク電流の増加をもたらす。従って、SIMOX基板にデバイスを制作し、高性能で高信頼性のデバイス特性を得るためには、SIMOX基板中の重金属不純物を低減し、転移や積層欠陥の発生を抑制するととが必要となってくる。SIMOX基板中の重金属の除去方法については、試みられていない。

(3)

(0008)シリコン基板の場合と同様に、SIMOX 基板の表面に空素やアルゴンをイオン注入したり、裏面に多結晶シリコン膜を形成する方法を安易に応用しても効果は得られない。即ち、空素やアルゴンのイオン注入では、基板中に混入された重金属は、熱処理中にイオン注入時に形成された欠陥に捕獲され、又多結晶シリコン膜の形成では、結晶粒界で重金属は捕獲される。従って、イオン注入による欠陥と多結晶シリコン膜中の粒界が同復(再結晶により粒界の面積の割合が小さくなる)してしまうと、ゲッタリング効果は低下することになる。故に、通常1300℃以上の高温熱処理が施されるSIMOX基板の作製工程中には、上記方法を適用しても十分な効果は得られない。

【0009】本発明の目的は、重金属汚染や結晶欠陥密度の低減されたSIMOX基板を有する半導体装置の製造方法を提供することにある。

[001.0]

【課題を解決するための手段】第1の発明の半導体装置の製造方法は、半導体基板の裏面にゲッタリング用の験を形成する工程と、膜が形成された前記半導体基板を4 200~700℃に保持し、基板表面に酸素をイオン注入した後、前記膜を除去する工程と、裏面の膜が除去された前記半導体基板を1300℃以上の温度で熱処理する工程とを存するととを特徴とするものである。

【0011】第2の発明の半導体装置の製造方法は、半導体基板の裏面にゲッタリング用の腰を形成する工程と、膜が形成された前記半導体基板を400~700℃に保持し、基板表面に酸素をイオン注入する工程と、酸素がイオン注入された前記半導体基板を500~1000℃の温度で熱処理した後、基板裏面に形成された前記30股を除去する工程と、裏面の膜が除去された前記半導体基板を1300℃以上の温度で熱処理する工程とを有することを特徴とするものである。

【0012】第3の発明の半導体装置の製造方法は、半 導体基板の裏面にゲッタリング用の第1の膜を形成する 工程と、第1の膜が形成された前記半導体基板を400 ~700℃に保持し、基板表面に酸素をイオン注入する 工程と、酸素がイオン注入された前記半導体基板を50 0~1000℃の温度で熱処理した後、基板裏面に形成 された前記半導体基板の少なくとも裏面にがっタリング 用の第2の膜を形成する工程と、第1の膜が除去 もれた前記半導体基板の少なくとも裏面にゲッタリング 用の第2の膜を形成する工程と、第2の膜が形成された 前記半導体基板を1300℃以上の温度で熱処理した 後、前記第2の膜を除去する工程とを有することを特徴 とするものである。

[0013]

【発明の実施の形態】次に本発明について、図面を用いて説明する。図1(a)~(d)は、本発明の第1の実施の形態を説明するための工程順に示した半導体チップの断面図である。

【0014】先ず関1(a)に示すように、単結晶シリコン基板1の裏面に多結晶シリコン膜を1~2μmの厚さに堆積する。この時の多結晶シリコン膜の堆積はCVD法(化学気相成長法)で行うが、ゲッタリング効果の点から結晶粒を小さくすることが効果的である為、成長温度は600℃程度が望ましい。ゲッタリング用の膜として非晶質シリコン膜を形成する場合は、減圧CVD法を用い、550℃4時間の条件で1μm程度成長させる。室化シリコン膜の場合は、減圧CVD法又はプラズマCVD法によりSiH、C1、とNH。ガスで、0.5μm程度成長させる。ゲッタリング用の膜としては、この他酸化シリコン膜や、これらの膜を積層したものであってもよい。

【0015】次に図1(b)に示すように、単結晶シリコン基板1を400~700でに保持した後、基板表面に散素イオン3を注入し、散素注入層4を形成する。この時の散素のドーズ量は0.4~1.8×10<sup>\*\*</sup>である。この高温時に裏面に形成された多結晶シリコン膜2に重金属不純物がゲッタリングされる。保持温度400°C以下ではFeの拡散長から考えると10時間以上を必要とする為実用的ではない。更に多結晶シリコン膜又は窒化シリコン膜は、格子間シリコンの吸収源になる為、イオン注入時に発生した格子間シリコンを吸収(又は空孔の放出)する。この格子間シリコンの吸収は、その後の高温熱処理時の酸化シリコン膜の形成の際、形成される積層欠陥密度の低減につながる。

【0016】次に関1(c)に示すように、との重金属や格子間シリコンが吸収された多結晶シリコン膜2を、例えばKOH溶液(シリコン窒化膜の場合は、H, PO、溶液等で)でエッチングする。

[0017]次に図1(d)に示すように、1300℃以上で熱処理するととにより、注入された酸素が基板のシリコンと反応し埋め込まれた酸化シリコン層5が形成される。この酸化シリコン層5の形成時には、多量の格子間シリコンが放出されるので積層欠陥が発生するが、多結晶シリコン膜に既に吸収されている為、酸化シリコン層5の形成による镜層欠陥の発生は抑制される。

【0018】とのように構成された第1の実施の形態により製造したSIMOX基板の、重金属としてのFeの汚染量とエッチピット密度を調べた結果を図4及び図5に示す。Feの適度は、基板表面層を原子吸光分析装置により分析した結果であるが、本実施の形態では装置の検出限界以下に低減されていた。又、基板表面をSECCOエッチングした時のエッチピット密度に関しては、10°個/cm°以下となり、従来例に比べ1桁低減されていた。

【0019】図2(a)~(d)は、本発明の第2の実施の形態を説明するための工程順に示した半導体チップの断面図である。この第2の実施の形態は、酸素イオン 50 往入後に高温の熱処理工程を加えた以外は、第1の実施 4) 5 1 .

(4)

特開平10-32210

の形態と同じである。

【0020】先ず図2(a)に示すように、第1の実施の形態と同様に操作して、単結品シリコン基板1の展面に多結晶シリコン膜2を形成した後、シリコン基板1を400~700℃に保持した後、基板表面に酸素をイオン往入し、酸素注入層4を形成する。多結晶シリコン膜の代わりに、非晶質シリコン膜、窒化シリコン膜、酸化シリコン障及びこれちの積層膜を用いてもよい。

【002.1】次に図2(b)に示すように、との単結晶 シリコン基板1を500~1000℃に保持する。酸素 10 イオン注入時には、重金属が混入され続けられている が、基板表面近傍に混入された重金属は、裏面の多結品 シリコン膜2まで拡散する時間の熱処理が必要である。 従って、イオン注入の終了と同時に高温保持(400~ 700℃)を止めると基板表面に注入された痕金属は、 基板裏面の多結晶シリコン膜まで拡散しきれずに基板表 面に残留する。このゲッタリングされなかった重金属を 更に熱処理することにより、除去する必要がある。この ※処理工程は、高温保持したイオン注入機内で行っても よいが、イオン社入時の温度よりも高くする必要があ る。イオン注入時に導入された愛金属元素は、基板温度 が室温にまで低下すると固裕度以上のものは析出する。 従って折出した重金属を関溶状態にしゲッタリングする ためには、イオン注入時の温度より高くする必要があ り、500~1000℃が有効である。

(0022)次に図2(c)に示すように、この単金属が吸収された多結晶シリコン膜を、例えばKOH溶液でエッチングする。次で図2(d)に示すように、1300で以上で熱処理することにより、埋め込まれた酸化シリコン層5を形成する。

(0023] 図3(a)~(d)は、本発明の第3の実施の形態を説明するための工程順に示した半導体チップの断面図である。この第3の実施の形態は、1300℃以上で熱処理する工程の前に、ゲッタリング用の第2の 版を形成して高温熱処理時に混入される重金属を除去する点が、第2の実施の形態と異なる。

【0024】先す図3(a)に示すように、第2の実施の形態と同様に操作して、単結晶シリコン基板1の裏面に多結晶シリコン膜を形成した後、シリコン基板1を400~700℃に保持した後、基板表面に酸素をイオン 40 注入し、酸素注入層4を形成する。多結晶シリコン膜の代わりに、非晶質シリコン膜、窒化シリコン膜、酸化シ

リコン胶及びとれらの預層膜を用いてもよい。次にとの 単結晶シリコン基板 1を500~1000 でに保持した のち、基板裏面の多結晶シリコン膜を除去する。

【0025】次に図3(b)に示すように、全面にゲッタリング用の第2の蕨として、例えば厚さ10nmの酸化シリコン膜と厚さ100nmの窒化シリコン膜からなる積層膜6を形成する。尚、との第2の蕨は基板の裏面にのみ形成でもよい。

[0026]次に図3(c)に示すように、1300℃以上で熱処理することにより、埋め込まれた酸化シリコン層5を形成する。この熱処理により、外部雰囲気から混入される重金属の拡散防止膜として積層膜6が働く。又、窓化シリコン膜は重金属のグッタリングにも有効に作用する。次で図3(d)に示すように、積層膜8をウェットエッチング法により除去する。

[0027]

【発明の効果】以上説明したように本発明は、ゲッタリング用の腰形成と熱処理とを組み合わせた処理をSIMOX基板に施すことにより、強金属汚染が少なく、結晶20 欠陥密度の少ないSIMOX基板がえられるという効果がある。この為、デバイス特性の劣化を防止出来るため、半導体装置の製造少留まりを向上させ、コストを低減させることが出来る。

#### 【図面の簡単な説明】

【図 1 】本発明の第 1 の実施の形態を説明するための工程順に示した半導体チップの断面図。

(図2)本発明の第2の実施の形態を説明するための工 程順に示した半導体チップの断面図。

【図3】本発明の第3の実施の形態を説明するための工 ) 程順に示した半導体チップの断面図。

【図4】本発明と従来例のFe汚染量を示す図。

【図5】本発明と従来例のエッチピット密度を示す図。

【図6】従来のSIMOX基板の製造方法を説明するための工程順に示した半導体チップの断面図。

# 【符号の説明】

- 1 単結晶シリコン基板
- 2 多結晶シリコン基板
- 3 酸素イオン
- 4 酸素注入層
- 5 酸化シリコン層
- 6 積層膜

**a**) i t 0

(5)

特開平10-32210

